Mehr zum Buch
Parasitäre Layouteinflüsse in integrierten Schaltungen (ICs) führen dazu, dass die HF-Störfestigkeit bei identischem Schaltungsdesign stark variieren kann. Diese Arbeit untersucht den Einfluss des Layouts an grundlegenden analogen Schaltungen, entwickelt in Technologien mit Sperrschichtisolation und partieller dielektrischer Isolation. Die Analyse erfolgt systematisch anhand identischer Schaltungsdesigns, wobei verschiedene Layoutvarianten betrachtet werden. Änderungen im Layout betreffen die Anordnung der Komponenten, deren Verdrahtung und das Platzieren von Schutzstrukturen. Die Ergebnisse zeigen, dass die durch Layoutparasiten verursachten Einflussgrößen auf die Störfestigkeit bestimmbar und skalierbar sind und sich präzise mit analytischen Modellen beschreiben lassen. Effektive Techniken zur Minimierung parasitärer Leitungs- und HF-Substratverkopplungen werden vorgestellt, die durch gezielte Layoutmodifikationen die HF-Störfestigkeit integrierter Schaltungen signifikant erhöhen. Die Ergebnisse und Methoden beschreiben grundlegende Effekte und Mechanismen in ICs und basieren auf dem Design, Layout, der HF-Klein- und Großsignalcharakterisierung sowie der Modellierung von über 200 analogen Schaltungen und Varianten. Die Anwendung der erarbeiteten Techniken in der Konzeption von ICs führt zu einer gezielten Entwicklung und einer signifikanten Verbesserung der EMV-Performance.
Buchkauf
Bewertung parasitärer Layouteinflüsse auf die HF-Störfestigkeit integrierter Schaltungen, Philipp Schröter
- Sprache
- Erscheinungsdatum
- 2012
Keiner hat bisher bewertet.
- Titel
- Bewertung parasitärer Layouteinflüsse auf die HF-Störfestigkeit integrierter Schaltungen
- Sprache
- Deutsch
- Autor*innen
- Philipp Schröter
- Verlag
- ISLE
- Erscheinungsdatum
- 2012
- Seitenzahl
- 186
- ISBN10
- 3938843705
- ISBN13
- 9783938843703
- Reihe
- Schlagwörter
- Sachbücher, Lehrbücher, Universitätslehrbücher
- Beschreibung
- Parasitäre Layouteinflüsse in integrierten Schaltungen (ICs) führen dazu, dass die HF-Störfestigkeit bei identischem Schaltungsdesign stark variieren kann. Diese Arbeit untersucht den Einfluss des Layouts an grundlegenden analogen Schaltungen, entwickelt in Technologien mit Sperrschichtisolation und partieller dielektrischer Isolation. Die Analyse erfolgt systematisch anhand identischer Schaltungsdesigns, wobei verschiedene Layoutvarianten betrachtet werden. Änderungen im Layout betreffen die Anordnung der Komponenten, deren Verdrahtung und das Platzieren von Schutzstrukturen. Die Ergebnisse zeigen, dass die durch Layoutparasiten verursachten Einflussgrößen auf die Störfestigkeit bestimmbar und skalierbar sind und sich präzise mit analytischen Modellen beschreiben lassen. Effektive Techniken zur Minimierung parasitärer Leitungs- und HF-Substratverkopplungen werden vorgestellt, die durch gezielte Layoutmodifikationen die HF-Störfestigkeit integrierter Schaltungen signifikant erhöhen. Die Ergebnisse und Methoden beschreiben grundlegende Effekte und Mechanismen in ICs und basieren auf dem Design, Layout, der HF-Klein- und Großsignalcharakterisierung sowie der Modellierung von über 200 analogen Schaltungen und Varianten. Die Anwendung der erarbeiteten Techniken in der Konzeption von ICs führt zu einer gezielten Entwicklung und einer signifikanten Verbesserung der EMV-Performance.