On the sizing of analog integrated circuits towards lifetime robustness

Im Zuge der fortschreitenden Skalierung integrierter Prozesstechnologien wird die Zuverlässigkeit analoger Schaltungen ein wichtiges Anliegen der Halbleiterindustrie. Diese Arbeit schlägt eine effiziente Methode zur Dimensionierung von analogen integrierten Schaltungen im Hinblick auf die Robustheit über die Lebensdauer hinweg vor. Die Methode beruht auf der Analyse und Optimierung der frischen Worst-Case-Abstände aller Schaltungseigenschaften als Robustheitsmaß bezüglich Fertigungsprozessschwankungen und Alterungseffekten der Transistoren. Während der Optimierung werden Dimensionierungsregeln für die frische und die gealterte Schaltung und Nebenbedingungen für die Fläche überprüft. Der Trade-off zwischen Schaltungslebensdauer und dem Preis, der im Hinblick auf Layoutfläche gezahlt wird, wird im Detail untersucht. Zur Beschleunigung der Abschätzung der Lebensdauerrobustheit stellt die Arbeit einen neuen Ansatz vor, bei dem die Worst-Case-Abstände der gealterten Schaltung mittels Empfindlichkeitsanalysen der frischen Schaltung abgeschätzt werden.